(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-152244

(43)公開日 平成6年(1994)5月31日

(51)Int.Cl.⁵

識別記号 庁内整理番号

FΙ

技術表示箇所

H 0 3 B 5/32

D 8321-5 J

審査請求 未請求 請求項の数1(全 4 頁)

(21)出願番号

特願平4-301211

(22)出願日

平成 4年(1992)11月11日

(71)出願人 000116839

旭化成マイクロシステム株式会社 東京都渋谷区代々木 1 丁目24番10号

(72)発明者 原 進

神奈川県厚木市栄町1丁目1番3号 旭化


成マイクロシステム株式会社内

(74)代理人 弁理士 渡辺 一雄

(54)【発明の名称】 圧電発振回路

(57)【要約】

【目的】消費電流を不必要に増加させることなく、発振立ち上がり時間を短縮する圧電発振回路を提供する。 【構成】圧電素子RESO1とMOSトランジスタ M1、M2 および容量Cc1、Cc2からなる可変容量と、容量C1、C2 を帰還回路に有する反転増幅部INVによって構成される圧電発振回路において、発振立ち上げ時に前記可変負荷容量を変化させる制御回路1を有する。



1

【特許請求の範囲】

【請求項1】 圧電振動子と可変負荷容量とを帰還回路 に有する反転増幅部によって構成される圧電発振回路に おいて、

発振立ち上げ時に前記可変負荷容量を変化させる制御回 路を具えたことを特徴とする圧電発振回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、水晶等の圧電振動子を 用いる圧電発振回路に関するものである。

[0002]

【従来の技術】従来から、各種装置内の基準クロック源 として圧電発振回路は幅広く用いられている。特に、M OSトランジスタを用いた発振回路としては図4に示す ような水晶やセラミックを用いた発振回路が知られてい る。バイアス源 I BIASとMOSトランジスタM1 により 反転増幅器 I NVを構成し、容量C1 、C2 は発振の安 定及び発振周波数の微調整に用いられる。バイアス源I BIASは発振の維持に必要な最低値が存在する。従って、 携帯機器のような低消費電力が望まれる分野では、上記 20 のような最低値とすることが望ましい。

[0003]

【発明が解決しようとする課題】しかしながら、上記の バイアス源IBIASの値は発振開始時の発振立ち上がり時 間にも影響することが知られており、一般にバイアス源 I BIASの値が大きい方が立ち上がり時間は短い。従っ て、発振時間が規定されている応用分野では、発振維持 に必要な値以上の I BIAS値が用いられている。このと き、発振立ち上がり時のみにバイアス源 I BIASの値を増 加するように構成することも考えられるが、MOSトラ 30 ンジスタMIに流す電流には限度がある上に、電流の増 加に比べて、その効果は不十分であった。

【0004】以上の点に鑑み、本発明は消費電流を不必 要に増加させることなく、発振立ち上がり時間を短縮す る圧電発振回路を提供することを課題とする。

【0005】

【課題を解決する為の手段】以上の課題を解決するため に、本発明は、圧電振動子と可変負荷容量とを帰還回路 に有する反転増幅部によって構成される圧電発振回路に おいて、発振立ち上げ時に前記可変負荷容量を変化させ 40 る制御回路を具えたことを特徴とするものである。

[0006]

【作用】本発明によれば、発振立ち上がり時には、立ち 上がり時間を最小となるような負荷容量にして発振を開 始し、順次負荷容量を変化させて定常状態時に望まれる 容量値とすることにより、少ない電流値で、発振立ち上 がり時間を最小としつつ、定常状態時に最適な容量値に することができる。

[0007]

る。図1は本発明の圧電発振回路の実施例を示す図であ り、図においてRESO1は水晶発振子等の圧電素子、 Rr 、Rril は抵抗素子、INVは反転増幅器、Ci 、 C2 、Cc1、Cc2、CfILは容量、M1 、M2 はN型M OSトランジスタである。

2

【0008】容量Cc1、Cc2とN型MOSトランジスタ M1 、M2 とで可変容量が構成され、この可変容量と容 量C1 、C2 と圧電素子RESO1とが反転増幅器IN Vの帰還回路となっている。また、制御回路1は、抵抗 10 素子Rfil と容量Cfil とでローパスフィルタが構成さ れ、電圧発生回路VGからの電圧Vc が入力され、電圧 VLPF を発生させる。

【0009】図2は電圧Vc と電圧VLPF の時間変化を 示す図である。図において、電圧Vc は、時間tstまで は基準電圧Vss(=0)であり、発振立ち上げ時間tst から基準電圧VREF に変化する。電圧VLPF は、時間も stまでは基準電圧Vss(=0)であり、発振立ち上げ時 間tstから徐々に上昇し、基準電圧VREF に漸近する。 【0010】発振を開始する際には、発振立ち上げ時間 tstに基準電圧VREF を印加する。発振立ち上げ時間も stまではN型MOSトランジスタM1、M2 はオフして いるから発振回路の帰還回路には容量Cc1、Cc2は存在 しない。容量C1、C2 は発振回路の立ち上がり時間が 最短となるように選択されており、発振は速やかに開始 される。発振立ち上げ時間tstから時間が経過するにつ れて、N型MOSトランジスタM1、M2のゲート電圧 は電圧Vc と一致していき、帰還回路の負荷は、定常状 態に望まれる値となる。

【0011】本実施例によれば、 R_F を $1M\Omega$ 、 C_1 C₂ & 4 p F C_{C1} C_{C2} & 30 p F V_{REF} & 2 V C ローパスフィルタの時定数を500µsとしたとき、定 常状態の負荷容量であるC1 + Cc1 (= 34 p F)、C 2 +Cc2 (=34pF) のときに比べ約1/5の立ち上 がり時間で発振を開始することができた。図3は、本発 明の他の実施例を示す図である。図において、可変容量 は、例えば、2進の重み付けがなされた複数の容量Co ~Cn-1 と、スイッチとして動作するNMOSトランジ スタMo ~Mn-1 とにより構成され、各NMOSトラン ジスタMo ~Mn-1 がオンすることにより、容量Co~ Cn-1 の他端が接地され、容量が変化するものである。 可変容量値は容量制御回路であるカウンタ3のディジタ ル出力Do ~Dn-1 により制御される。また、カウンタ 3は発振クロックを増幅器2によって、増幅された信号 が入力される。

【0012】本実施例は以下のように動作する。すなわ ち、発振立ち上げ開始と同時にカウンタ3がリセットさ れ、カウンタ3はカウントアップする。カウンタのディ ジタル出力Do ~Dn-1 は、各NMOSトランジスタM 0~Mn-1 に入力され、それぞれのトランジスタに接続 【実施例】以下、本発明を図面に基づいて詳細に説明す 50 された容量 Co ~ Cn-1 を接地させ、反転増幅器 I N V 3

に接続された容量値を変化させる。発振立ち上げ開始時には、反転増幅器 I NVには容量 C_1 、 C_2 のみが接続されており、容量 C_1 、 C_2 は発振回路の立ち上がり時間が最短となるように選択されており、発振は速やかに開始される。希望の時間内にカウンタ 3 はカウントアップを終了し、可変負荷容量は設定された定常負荷容量となる。

[0013]

【発明の効果】以上のように、本発明によれば、圧電発振回路の帰還負荷容量の一部を発振立ち上げ時に立ち上 10がり時間が最短となるように制御することにより、発振立ち上がり時間を短縮することができると共に、定常時には安定発振に最適な容量とすることができる。

【図面の簡単な説明】

【図1】本発明の圧電発振回路の実施例を示す図である。

【図2】本発明における制御電圧の時間推移を示す図で

ある。

【図3】本発明の他の実施例を示す図である。

4

【図4】従来の圧電発振回路を示す図である。


【符号の説明】

C1 、C2 、Cc1、Cc2、CFIL ····容量


0 M₁、M₂・・・・・・・・・・・・・・・・・
N型MOSトランジスタ

M₀ ~M_{N-1} ······N型MOSトラン ジスタ

【図1】



【図2】



【図4】

